Use of Redundant Arithmetic on Architecture and Design of a High Performance DCT Macro-bloc Generator
Résumé
no abstract
Communication Dans Un Congrès
Année : 2000
Roselyne Chotin : Connectez-vous pour contacter le contributeur
https://hal.sorbonne-universite.fr/hal-01265641
Soumis le : lundi 1 février 2016-13:41:56
Dernière modification le : mardi 11 avril 2023-15:16:28
Dates et versions
Identifiants
- HAL Id : hal-01265641 , version 1
Citer
Roselyne Chotin, Yannick Dumonteix, Habib Mehrez. Use of Redundant Arithmetic on Architecture and Design of a High Performance DCT Macro-bloc Generator. 15th Design of Circuits and Integrated Systems Conference (DCIS), 2000, Montpellier, France. pp.428-433. ⟨hal-01265641⟩
Collections
59
Consultations
0
Téléchargements